⑩日本国特許庁(JP)

⑩ 公 開 特 許 公 報 (A)

昭63-225839

@Int_Cl_4 G 06 F 12/14 識別記号 320

庁内整理番号

B-7737-5B

母公開 昭和63年(1988)9月20日

審査請求 未請求 発明の数 1 (全3頁)

60発明の名称

セキユリティ機能付きROM

②特 頤 昭62-59463

願 昭62(1987)3月13日 四出

砂発 明 者

宮城県仙台市一番町2丁目2番13号 富士通東北ディジタ

ル・テクノロジ株式会社内

富士通株式会社 の出 願 人

神奈川県川崎市中原区上小田中1015番地

弁理士 井桁 貞一 20代 理 人

服 妍 寒

1. 発明の名称

セキュリティ機能付きROM

2. 特許請求の範囲

データを記憶するメモリセル部(3)と、

鍵となるパターンを記憶する鍵パターン記憶部(4)

該鍵パターン記憶部の出力と該データを読み出す 際に入力された鍵パターンとを照合して,不一致 なら該メモリセル部に加えるアドレスを攪乱する アドレス攪乱部(5)とを有することを特徴とするセ キュリティ機能付きROM。

3. 発明の詳細な説明

(概要)

セキュリティ機能付きROM において、ROM の鍵 パターン記憶部に記憶された鍵パターンと新たに 入力した鍵パターンとを照合して、不一致の時に は入力アドレスを攪乱して誤ったデータを読み出 す楼にして、回路規模を大幅に変更することなく 簡単にセキュリティ機能を付加したものである。

〔産業上の利用分野〕

本発明はセキュリティ機能付きROM に関するも のである。

ROM は多くの電子機器に使用されているが、セ キュリティ微能が付加されているものは殆どない ので、これに伴って近年、ROMデータをコピーして 使用するデータ盗用が増加している。

そこで、回路規模を大幅に変更することなく簡 **量に、しかも高性能なセキュリティ機能が付加さ** れたROM が必要である。

(従来の技術)

第3図は従来例のブロック図を示す。

以下,コントローラ2内のROM には、鍵になる パターンが書き込まれているとして図の動作を説 明する。

先ず、利用者が外部 RON1 1 2 7 - タを読み出す為に鍵パターンをコントロー に入力された鍵パターンと入力された鍵パターンとが比較されるが、不一致の場合には外部RON 1 内のメモリセルから読み出したデータを入出力コントローラで優乱してコントローラ 2 を介して出力したり、又はコントローラから入出力コントローラを制御してデータの読み出しを禁止する。

この為、データの解読が不可能になる。

(発明が解決しようとする問題点)

しかし、セキュリテイ機能を維持する為に専用 コントローラが必要となり回路規模が大きくなる と云う問題点がある。

(問題点を解決する為の手段)

上記の問題点は第1図に示すセキュリティ機能付きROM により解決される。

ここで、3はデータを記憶するメモリセル部で、

読み出されるので解読は不可能である。

即ち、ROM 内の鍵パターン記憶部4で鍵パターンを記憶することにより、専用コントローラが不要となり、回路規模が縮小する。

(実施例)

第2図は本発明の実施例のブロック図である。 ここで、出力イネーブル/チップイネーブル回 路31、データ入力パッファ32、アドレスデコーダ 33、出力パッファ34、メモリセル35、データバス 36、アドレスバス37はメモリセル部3の構成部分、 論理回路51、52、比較論理メモリ53はアドレス優 乱部5 の構成部分を示す。

以下、論理回路51、52はEX-OR ゲートで構成するとして図により動作を説明する。

先ず、出力ィネーブル/チップィネーブル回路 31にそれぞれ定められた状態の出力イネーブルOE, チップィネーブルCE, 制御信号CONT(以下,OE,CE, CONT と省略する)と加えてROM を書き込みモー Fにする。 4 は鍵となるパターンを記せてる鍵パターン記憶部であり、5 は鍵パターン 部の出力と数デークを読み出す際に入力された鍵パターンとを照合して、不一致なら該メモリセル部に加えるアドレスを開乱するアドレス機乱部である。

(作用)

本発明は読み出されたデータを攪乱するのでは なく、読み出しアドレス自体を攪乱して誤ったデ ータを読み出して、データ盗用が行われない様に する。

即ち、予め鍵パターン記憶部4に書き込まれた 鍵パターンと入力された鍵パターンとをアドレス 優乱部5で比較する。

この時、2つのパターンが一致すれば、データを読み出す為に入力されたアドレスは攪乱されずにメモリセルに加えられて正しいデータが読み出される。

しかし、不一致の場合には上記のアドレスは攪乱され、攪乱されたアドレスに対応したデータが

そして、データをデータバス36、データ入力バッファ32を介してメモリセル部35に書き込んだ後、鍵パターンであるランダムパターンをデータバス、データパッファを介して鍵パターン記憶部41に書き込む。

しかし、このままでは比較論理メモリ53が*オール0°になっているので、アドレスが入力すれば対応するデータが読み出される。そこで、これを防止する為にデータバス36、データ入力バッファ32を介してBX-OR ゲート52に*0°を加えて比較論理メモリ53にランダムパターンを書き込む。

次に、出力イネーブル/チップイネーブル回路 31に別の状態のOE、CE、CONTを加えてROM を読み出しモードにする。そして、データバス36、データ入力バッファ32を介してランダムパターンをEX -OR ゲート52に加える。ここには記憶されたランダムパターンも加えられているので、2つのパターンが比較され、一致していれば、オール0、が、不一致なら、オール0、と異なるパターンが不運発性メモリで構成された比較論理メモリ53に加え

・られる。

一方、アドレスパス37、アドレスデコーダ33を介して人力したアドレスはBX-08 ゲート51に加えられるが、一致の時は、オール 0 の為にそのままここを通過し、メモリセルから正しいデータが読み出され、出力パッファ34を介して取り出され

しかし、"オール 0 "と異なるパクーンの時は 人力したアドレスは混乱されて間違ったアドレス となる。この為、間違ったデータが出力されるの で解読が不可能である。

ここで、上記のランダムバターンを多数バイト にわたって設定したり、このバターンを記憶する 領域を任意の場所に設定する機にすれば更にセキ ュリティの強度が増す。

又、論理回路52の位置をメモリセル35の前段に 設けたり、出力バッファ34の前段や後段に設けて もよい。更に、この回路52の構成として例えばよ り複雑な構成にすることも可能である。

即ち、ROM 単体でセキュリティ機能を持つので、

RON ごとに異なるランダム - ンを入力れば個別にセキュリティを行うことができると共に、専用コントローラを使用しないので回路規模が縮小される。

(発明の効果)

以上詳細に説明した様に本発明によれば、回路 規模が縮小されると云う効果がある。


- 4. 図面の簡単な説明
- 第1団は本発明の原理プロック図、
- 第2図は本発明の実施例のブロック図、
- 第3団は従来例のブロック図を示す。

図において、


- 3 はメモリセル部、
- 4 は鍵パターン記憶部、
- 5 はアドレス攪乱部を示す。

代理人 弁理士 井桁 貞一





本発明の原理 ブロック図 第 1 図



-323-